机读格式显示(MARC)

• 000 01639nam 2200337 450

• 001 0000247070

• 005 20201230132700.0

• 010 __ |a 978-7-121-26124-4 |d CNY49.00

• 100 __ |a 20150818d2015 em y0chiy50 ea

• 101 1_ |a chi |c eng

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a Verilog HDL数字设计与综合 |A Verilog HDL Shu Zi She Ji Yu Zong He |d = Verilog HDL |e a guide to digital design and synthesis |f (美) Samir Palnitkar著 |g 夏宇闻, 胡燕祥, 刁岚松等译 |z eng

• 205 __ |a 第2版

• 210 __ |a 北京 |c 电子工业出版社 |d 2015

• 215 __ |a 302页 |c 图 |d 26cm

• 225 2_ |a 国外电子与通信教材系列 |A Guo Wai Dian Zi Yu Tong Xin Jiao Cai Xi Lie

• 305 __ |a 据原书第2版译出

• 306 __ |a 由Pearson Education (培生教育出版集团) 授权

• 320 __ |a 有书目

• 330 __ |a 本书从用户的角度全面阐述了VerilogHDL语言的重要细节和基本设计方法，并详细介绍了Verilog2001版的主要改进部分。本书重点关注如何应用Verilog语言进行数字电路和系统的设计和验证，而不仅仅讲解语法。全书从基本概念讲起，并逐渐过渡到编程语言接口以及逻辑综合等高级主题。书中的内容全部符合VerilogHDLIEEE1364-2001标准。

• 333 __ |a 适合电子、计算机、自动控制等专业的学习数字电路设计的大学本科生高年级学生阅读。

• 410 _0 |1 2001 |a 国外电子与通信教材系列

• 500 10 |a Verilog HDL : a guide to digital design and synthesis |A Verilog Hdl : A Guide To Digital Design And Synthesis |m Chinese

• 606 0_ |a 硬件描述语言 |A Ying Jian Miao Shu Yu Yan |x 程序设计 |x 高等学校 |j 教材

• 690 __ |a TP312 |v 5

• 701 _1 |a 帕尔尼卡 |A Pa Er Ni Ka |g (Palnitkar, Samir) |4 著

• 702 _0 |a 夏宇闻 |A Xia Yu Wen |4 译

• 801 _0 |a CN |b JBXQLIB |c 20201230

• 905 __ |a JBXQLIB |d TP312/19