机读格式显示(MARC)

• 000 01307oam2 2200313 450

• 001 0000408116

• 005 20240127180600.0

• 010 __ |a 978-7-111-53292-7 |d CNY120.00

• 100 __ |a 20160826d2016 em y0chiy50 ea

• 101 1_ |a chi |c eng

• 102 __ |a CN |b 110000

• 105 __ |a a z 000yy

• 106 __ |a r

• 200 1_ |a 基于FSM和Verilog HDL的数字电路设计 |A ji yu FSM he Verilog HDL de shu zi dian lu she ji |f (英)彼德·明斯(Peter Minns)，(英)伊恩·艾利奥特(Ian Elliott)著 |g 姚世扬译

• 210 __ |a 北京 |c 机械工业出版社 |d 2016

• 215 __ |a 361页 |c 图 |d 24cm

• 225 2_ |a 国际信息工程先进技术译丛

• 305 __ |a 由Wiley授权出版

• 312 __ |a 封面英文题名：FSM based digtal design using Verilog HDL

• 330 __ |a 本书介绍了基于有限状态机(FSM)的数字电路硬件设计，通过结合工程案例来展示FSM是如何融入其中的。同时，书中还运用硬件描述语言Verilog HDL，通过编写可执行和仿真的代码，让读者从实际应用的角度获得一个完整的数字电路的设计思路。

• 461 _0 |1 2001 |a 国际信息工程先进技术译丛

• 510 1_ |a FSM based digtal design using Verilog HDL |z eng

• 606 0_ |a 数字电路 |x 电路设计

• 690 __ |a TN79 |v 5

• 701 _0 |c (英) |a 明斯 |A ming si |c (Minns, Peter) |4 著

• 701 _0 |c (英) |a 艾利奥特 |A ai li ao te |c (Elliott, Ian) |4 著

• 702 _0 |a 姚世扬 |A yao shi yang |4 译

• 801 _0 |a CN |b 91MARC |c 20160826

• 905 __ |a JBXQLIB |d TN79/20