机读格式显示(MARC)

• 000 01363nam0 2200337 450

• 001 0000370034

• 005 20230927164400.0

• 010 __ |a 978-7-5124-2469-2 |d CNY65.00

• 035 __ |a (A100000NLC)009392660

• 049 __ |a A100000NLC |b UCS01008852424 |c 009392660 |d NLC01

• 100 __ |a 20171206d2017 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a a z 000yy

• 106 __ |a r

• 200 1_ |a Verilog数字系统设计教程 |9 Verilog shu zi xi tong she ji jiao cheng |b 专著 |f 夏宇闻，韩彬编著

• 205 __ |a 4版

• 210 __ |a 北京 |c 北京航空航天大学出版社 |d 2017

• 215 __ |a 502页 |c 图 |d 26cm

• 300 __ |a 普通高等教育“十一五”国家级规划教材 北京高等教育精品教材

• 312 __ |a 封面英文题名：Digital system design tutorial

• 330 __ |a 本书从算法和计算的基本概念出发，讲述如何用硬线逻辑电路实现复杂数字逻辑系统的方法。全书共分五部分。第1部分Verilog数字设计基础与第二部分Verilog数字系统设计和验证共18章；第三部分共12个上机练习实验范例；第四部分是Verilog硬件描述语言参考手册，可供读者学习、查询之用；第五部分为System Verilog与UVM验证篇。

• 510 1_ |a Digital system design tutorial |z eng

• 606 0_ |a 硬件描述语言 |x 程序设计 |x 高等教育 |j 教材

• 610 0_ |a VHDL语言

• 690 __ |a TP312VH |v 5

• 690 __ |a TP312 |v 4

• 701 _0 |a 夏宇闻 |9 xia yu wen |4 编著

• 701 _0 |a 韩彬 |9 han bin |4 编著

• 801 _0 |a CN |b JBXQLIB |c 20230927

• 905 __ |a JBXQLIB |d TP312/203